加入开源硅生成的人工智能
设计的挑战

生成人工智能提供了潜在的加速芯片创新把芯片设计的比以往更多的人,使他们能够以更快和更低成本的设计。

在这个挑战,我们的目标是展示一个社区可以使用这个强大的新工具,在几周内提供有趣的设计。

描述

使用生成的人工智能(例如chatGPT、吟游诗人或类似的)来生成一个完整的Verilog数字模型设计。必须使用chipIgnite实现设计,包括一个SoC模板(轻快帆船)提供快速的芯片级集成和开源RTL-to-GDS数字设计流程(OpenLane)。

一个成功的项目必须提供所有提示用于生成一个完整的RTL模型设计。此外,验证testbenches展示设计必须提供符合目标功能和可能创建的传统。

奖:

成为第一个设计和tapeout AI开源硅生成设计。参与者将有资格获得免费制造他们的设计和接收Efabless公众认可和促进他们的设计。

如何输入

1. 注册在Efabless平台上如果您还没有这么做的话)。
2. 加入挑战通道# generative-ai-silicon-challenge在open-source-silicon.dev松弛的空间更新和额外的帮助和资源
3. 包括所有内容提交登记一个公共GitHub回购。
4. 创建公共项目2306年chipIgnite问航天飞机使用GitHub回购前一步。
5. 提交成功预检验和tapeout工作为你的设计。
6. 完成剩余的计费和航运信息以及条款和出口协议。你就不会被指控或提交发票。完成项目的最终提交的平台。
7. 发送一个电子邮件shuttle@efabless.com链接到您的项目。

限制每人一个条目,每个电子邮件地址。你的入口必须原创。

注意:如果您没有收到许可使用受版权保护的资料,你可能不包括材料在你的条目。

判断标准:

所有的设计将由一个专家小组来评判谁共享一个终身致力于电子产品和相信人工智能和机器学习的力量来推动创新。请继续关注更多的细节!

• 项目文档
• 提示文档
• 代码
• 验证覆盖率
• 技术水平
• 项目描述和社区利益投票

必须满足所有的需求是有资格赢

1. 所有提交的内容,文档,必须用英语提示
2. 项目的一个简短的描述必须包括与你的设计。它将用于引进你的想法在社区调查。
3. 所有的设计都必须实现和用户项目区域与轻快帆船。
4. 的Verilog设计必须由人工智能编码。
5. 验证可能是外部完成的人工智能环境但必须提供验证testbenches作为这个过程的可再生的元素。
6. 所有提示或自动GPT会话日志必须提供用于设计作为设计的可交付成果的一部分。
7. 设计需要开源与所有材料需要复制公开。
8. 促进社区,再现性的设计必须实现使用OpenLane chipIgnite流包括所有配置和运行结果。
9. 必须testbenches RTL验证以及约束STA和自卫队模拟。
10. 必须是可实现的和可用的标准电池和DFFRAM SKY130和不需要开放的RAM或其他实现离散记忆。
11. 设计必须通过预先检验和tapeout Efabless平台上提交。
12. 赢家将会提供一个视频和截图展示项目的创建或分步格式指南。这些材料可能由Efabless用于宣传目的。

官方规则

资格

参与者必须能够接收硅和部分从美国运来。因此,美国禁运或制裁国家的成员没有资格参与。

当前Efabless的雇员或他们的家庭成员也没有资格参加。

的最后期限

投稿截止日期为星期五,2023年6月2日11:59 PT。

赞助

比赛是由Efabless公司,大学大街165号,帕洛阿尔托,加州94301

官方规定的协议

参加比赛是参与者的全面和无条件的同意和接受这些规则和决定的官方赞助商,最终和绑定。

一个条目可能被拒绝Efabless的唯一的和绝对的自由裁量权。

进入比赛,你同意和允许Efabless使用,显示器,和发布一个赢家的身份,包括他们的名字和照片,在宣传材料。参与者还同意Efabless有权使用参与者的设计和其他物质在销售和市场营销。

宣布比赛的赢家

竞赛获奖者将在周五公布,2023年6月9日。

获胜者将免费提供制造在6月5日chipIgnite航天飞机,2306问。

联系

请联系shuttle@efabless.com如果你有任何问题关于这个比赛。

我们还创建了一个通道在我们的社区网站。请随时联系我们并遵循比赛更新。

隐私政策

看到我们的隐私政策为更多的信息。