基于ml的设计优化
协同设计环境
新的高级DFX功能
Vivado IP Integrator提供了图形化和基于tcl的按结构修正设计开发流程。在接口级工作,设计团队可以利用使用Vitis™HLS工具、Vitis Model Composer、AMD Xilinx IP和联盟成员IP创建的IP,以及您自己的IP,快速组装复杂的系统。通过利用新改进的Vivado IPI和HLS工具的组合,与RTL方法相比,客户可以节省高达15倍的开发成本。
Vivado ML标准版是一个免费的,设备有限的Vivado ML版本。
Vivado ML企业版包括对所有Xilinx设备的支持。
Vivado的自助服务资源
AMD赛灵思致力于保持设计团队的高生产力。探索一系列帮助Vivado用户专注于缩短上市时间和实现设计成功的视频。由Vivado的开发和专家团队创建,这些视频提供点播内容和有用的提示和技巧-都在您的指尖。
通过广泛的培训产品,最大限度地利用您在AMD Xilinx Vivado ML的投资。这些培训课程既针对FPGA技术新工程师,也针对开发复杂连接、数字信号处理或嵌入式解决方案的经验丰富的工程师。
用完整的Vivado ML文档启动您的生产力。根据特性类别或工作负载搜索和筛选文档。查找设计流程概述、用户指南、教程等。
加入我们的免费计划,获得最新的Xilinx开发工具,在各个领域加速您的应用程序!从AMD Xilinx开发者活动中获取免费培训、折扣、演示和示例设计以及按需开发人员技术会议。该计划还使您能够与AMD Xilinx社区分享您的技术见解和项目!