AI-Driven优化收益率更高的模拟性能如何

模拟仍然是过户的主力技术功能验证(RTL)芯片设计水平。在一个典型的流,静态验证运行在芯片设计过程的早期,看上去等结构性缺陷的时钟域交叉(CDC),重置域交叉(RDC)错误。静态分析发现大约10%的所有的设计错误。正式的验证,主要应用在块级别,通常检测20%的错误。仿真阶段是bug被总数的65%,最后5%发现使用模拟和原型。

在仿真方面,关键的挑战是性能、调试周转时间(乙),关闭和覆盖范围。需要运行频繁回归任何时间有变化的RTL设计意味着模拟器性能需要进一步优化,以便它不会导致项目延迟。摩尔定律的放缓意味着不能显著提高性能通过最新的计算服务器上运行。

人工智能(AI)和机器学习(ML)提供了一个有效的方法来提高性能除了升级硬件,通过优化选择的许多可用的开关Synopsys对此投®模拟器。这是这篇文章的重点,但重要的是要注意,AI /毫升也被成功地用来速度调试答Synopsys对此威尔第®自动调试系统回归调试自动化装箱、集群和筛选失败加快保险关闭在Synopsys对此风险投资环境。

调整模拟器通过ML选项

有许多模拟开关,设计相关特性的选择和回归设置影响性能。到达最优设置手动耗时,需要大量的专业知识对模拟器和用户环境。通常情况下,没有一个人这些知识,导致效率低下和浪费周期优化模拟器设置。可用的选项包括设计/ testbench编译和仿真运行时。当性能已经是一个问题,重复编译和运行使用不同设置添加更多的时间安排。

即使用户愿意做出努力,这不是一个一次性的投资。随着设计和testbench的发展,回归运行,设置需要调整达到最佳性能。学习使用毫升模拟器选项,根据需要自动调节他们提高回归性能和效率。内部的动态性能优化(数技术Synopsys对此投模拟器使用毫升学习之前回归和曲调模拟器设置相应的用户输入。

用户可以设置的频率学习阶段基于因素如RTL / testbench更新,减少性能随着时间的推移,和调试能力。知识被应用于多个回归,DPO导致整体减少回归答。

根据设计的类型(盖茨/ RTL /低功率)和性能瓶颈(编译/运行时),可以使用DPO的适当应用。每次发布的VCS模拟器,新的DPO应用程序将目标性能的不同方面。

案例:实际使用VCS DPO技术

一个有趣的案例研究的DPO用于理智回归提出了由史(Vish) 2021年微软在一天Synopsys对此验证油腻物。理智回归是一天几次运行,任何优化,可以有助于更有效地利用计算资源。学习阶段运行约30%低于基础水平,但这些只在需要时使用前面提到的因素。因为应用程序运行速度平均为25%,团队可以做每天大约30%更理智回归在不增加任何额外的计算能力。

Synopsys对此用户组(舒适)演讲报道同样令人印象深刻的结果。以生产SoC (SoC)项目,Synopsys对此应用和研发工程师在过去曾与用户优化仿真器设置,减少回归答1.4 x。Synopsys对此VCS DPO应用时,回归答降低了1.13 x之外的结果相当大的手动工作,为提高1.58倍。DPO模拟器应用使用默认设置时,回归答是提高了相同的1.58倍,没有手动优化工作。

最近,在舒适的新加坡2022用户呈现一个真实的案例研究和报道,25%的改善性能在使用DPO回归模拟运行。广泛的应用和完全自动化的过程意味着任何Synopsys对此风投公司用户可以通过优化仿真设置提高回归答。

结论

性能调优、调试和覆盖关闭三个方面确定到目前为止,AI /毫升和自动化已经成功地用于解决传统手工流程的挑战。这种趋势只会继续增长的回归数据量持续爆炸和验证的范围发展的挑战。了解更多关于改善性能和DPO自动,读我们的白皮书。请继续关注这个博客更多更新的创新技术Synopsys对此投模拟器。