EEJournal

编辑的博客
现在就订阅

权力银行soc

我问愚蠢的问题,因为通常他们并不愚蠢。偶尔一个是。

好吧,也许不是彻头彻尾的愚蠢,但我肯定感觉的循环。我与Active-Semi谈论他们的新势力银行管理芯片。但我倾向于运行我的手机用最小的铃声和口哨声。无线网络通常是;GPS通常。底线:电荷可以很容易地在自己的手机上最后一天,有时两个。

所以我希望我可以提前原谅不知道什么是“银行”力量。我从来没有一个需要一个机会。显然我不是典型的:Active-Semi马克Cieri指出,这不是不寻常的智能手机只有4小时后需要一个新的费用。谁知道…(很显然,每个人都但是我!)

Active-Semi宣布两个新的soc来管理这些动物。他们描述现状需要单独的组件:电源芯片,一个线性充电器,巴克/提高监管机构和单片机管理一切。

他们的解决方案是一个单芯片集成了所有的这些功能,包括管理和监管。一个版本交付1个;另一个2.1。结果:明显(50%)更小的足迹。

哦,大大减少权力画:在10µA,与45 - 100µA传统电路。因此,经理不会截留太多的能量应该是管理。

你可以找到更多的公告

留下一个回复

有特色的博客
2023年8月8日
探索计算表达链接(CXL)协议,并学习如何使用内存池减少延迟通过作为PCIe高性能计算(HPC)系统。《华盛顿邮报》中是如何改善延迟CXL高性能计算第一次出现在芯片设计....
2023年7月28日
你知道多少关于艺术大师工作室吗?这是真或假的问题的答案我们清单每周节奏的社会媒体渠道。看2023年每星期五一个新的问题。了解更多关于艺术大师工作室的优势。节奏大师工作室啊……
2023年7月21日
对风笛有许多悬而未决的问题,尤其是如何得到一个爱好者停止演奏他们....

有特色的视频

作为PCIe 6.0 Synopsys对此端到端硬件连接和性能在一种总线标准团体2023年得复康

Synopsys对此

加入加里•Ruggles Synopsys对此产品经理作为PCIe & CXL在一种总线标准团体得复康2023看看Synopsys对此作为PCIe 6.0控制器和PHY IP在一个端到端的主机设备系统,使用Teledyne LeCroy插入器和分析器显示载荷大小对吞吐量的影响。

有关更多信息,访问https://www.synopsys.com/pcie

特色应用笔记

优化PCB设计和分析高速连接器接口

节奏设计系统

高速连接器在各种应用程序变得更加普遍,PCB设计团队面临的挑战优化高速连接器之间的接口和多氯联苯与密度不同的层叠和路线。成功,设计团队需要解决这个问题使用高度精确的3 d有限元法(FEM)解决。本应用笔记提供了一个创新的流程,简化了工程所需的时间和精力解决这个设计中多氯联苯的挑战。

点击阅读更多

以注入式教学法亚博里的电子竞技

dsPIC33CH DSCs:两个dsPIC33Cs在单个芯片上
在这节课中粉笔的谈话,Vijay Ba亚博里的电子竞技pu微芯片和阿米莉亚道尔顿探索双核心数字信号控制器的好处。他们讨论的关键规格时需要记住的单核和双核DSCs以及如何减少开发时间,节省空间和成本和保持所需的性能和隔离与微芯片dsPIC33CH DSCs。
2023年1月24日,
24127的浏览量
Baidu