我们最近看了看晶格的方法传感器中心。我们看到许多其他方式实现传感器的中心在过去,但是所有的这些都是基于软件;这只是一个问题的软件执行。晶格的方法是硬件,提出了各种各样的新问题。

最大的红旗,这引发了对我来说,把一个任务从软件到硬件的设计阶段并不是一蹴而就的。(试图保持它的软件,使用工具自动生成的硬件,在大多数情况下,一个不切实际的目标似乎很大程度上被亲切地放回到书架上。)在我寻求解决这部分,我发现有更多的传感器中心世界不是所有软件和所有的硬件。这是设计的问题更加复杂。

所以在接下来的几页,我想首先去探索一些这些不同的传感器中心设计;之后,我们将进入设计流程的影响。在最后的分析中,从架构的角度来看,这是一个分区的问题。我假设,根据定义,一个传感器中心本身是美联社分区软件的结果,但现在更多的不仅仅是软件分区:它的软件/硬件分区。

因为我已经覆盖它们,我不会深入了解的所有软件和所有硬件方法直到我们返回到设计流程的问题。什么是感兴趣的在这一点上是今天市场上可用两种体系结构:一个来自句传感器和一个来自QuickLogic。我们讨论了它们在一个较高的水平,所以我们将在进一步挖掘,了解他们分手。

我到底是怎么建立呢?

值得一提的是,所有传感器处理,某种程度上,包括硬件。Movea的鲍勃·怀特指出,大多数传感器将附带的ASIC处理低级a到d转换,校准,大批杀害和序列化交付到一辆公共汽车。功能我们将描述比这些在更高的级别上,至关重要的是,他们影响多个传感器的融合而不是简单的处理单个传感器的数据。

在这个更高层次,决定进入硬件什么,进入软件是一个典型的一个。硬件通常提供更高的性能,通常低功率(除了普通的可编程序逻辑)。软件提供了灵活性,有时,成本较低,因为你使用一个硬件(处理器)一切为每个定制函数,而不是创建自定义的逻辑。这些自定义函数可以咀嚼硅房地产,特别是流水线和复制需要提高性能。

使用处理器进行一切工作只有在不同的时间不同的功能可以执行。如果他们必须完全并发,那么您需要使用多个处理器或硬件。我们在这里描述的功能不符合那一类,所以并发本身不是一个重要问题。*

硬件的选择我们将讨论充实自定义硬件或可编程设备,特别适合这个角色。所以我们可以假设硬件-可编程或不将更快和更低的权力;软件将灵活。

成本?好吧,我不会进入。系统开发人员的成本解决方案可能不是解决方案提供者的成本。有问题的“价格值,不要成本,”,不同的是利润。所以可能会有一些high-priced-but-low-cost解决方案。我还没有看到任何拆解,所以我要忽略成本的讨论。我知道…说话像一个真正的工程师。

这让我们有灵活性和强大功能/性能。简单。当你需要灵活性吗?在我们的情况下,你需要它当你预测算法的变化。这些变化甚至可能需要应用系统部署在该领域,但是,至少,你需要减少你要做多少个不同的硬件设计。

即使你的客户从来没有更新他们的传感器领域的中心,你的算法可能会提高在未来的几年中,你可能会改变你的内容船舶每3或6个月。你不想做硬件变化频繁;又真挚面具太昂贵。fpga带回一些灵活性,虽然设计流程的影响,不久我们将讨论意味着这不可能是理所当然的。对于我们的目的,然后,我要考虑fpga半弹性。

所以分区问题变成了:这部分受益于稳定性能和硬件的力量,和哪些部分可能会改变未来?我指出在过去传感器融合算法组成很大程度上似乎是做出改变的数学计算等四元数作为启发式在自然得多。数学可以很坚定的决定;启发式,从本质上讲,并不是那么精确。

所以一个明显的分区是在硬件和做数学启发式和其他软件中的模糊的东西。这是具体什么句传感器在SENtral传感器芯片中心。这个设备,其内容不是可编程(除了几个关键参数存储在寄存器),包含硬件和软件两个方面。每一个数学函数,他们硬执行在一个循环。他们使用弧的处理器的部分保持软件。

这个用与一个可定制的处理器指令集的并不是唯一的或令人惊讶。敌人的力量时,周期是邪恶的。所以你想做尽可能多的在每一个周期。然后你可以棘轮时钟速度下降;SENtral设备运行10 MHz时钟(相比,一个典型的单片机150 + MHz)。他们进一步降低功率使用罗,而不是内存(当然,牺牲一些灵活性)。定制的CISC的另一个好处是减少指令获取;这进一步降低了权力。

QuickLogic的解决方案更为微妙。他们有1000个逻辑细胞用于一切;这并不是太多。他们说,一个32×32乘数可以吞下,许多细胞,,传感器融合,你不是做乘法;你做矩阵乘法。那么如何让工作吗?

他们建立一个乘数的盖茨,time-multiplexing和分享它的各种计算。这是由micro-coded状态机。

那么,除此之外,两个custom-instruction CISC处理器。这些都是像弧或Tensilica处理器,但他们不是专门弧或Tensilica。一个处理器管理传感器,每20毫秒轮询和存储数据。其他处理器抓住存储数据和处理融合算法。

传感器轮询是连续完成的;轮询率可能取决于传感器的类型。有些公司,如温度和湿度传感器,样本变化缓慢的现象,所以这些可以调查较少。Motion-oriented传感器,另一方面,需要更频繁的签到。

他们使用的时钟频率是低:30千赫。是的,那是“k”。如果使用多个传感器比可以连续调查频率,它可能不得不上调。

我猜这是一样好的地方要注意的东西我说其他地方,结果是不正确的。我说,多核没有使用软件实现。显然这并不是正确的,因为QuickLogic解决方案有一个micro-coded状态机和两个CISC处理器并行运行。这不是需要做如此多的并发性,因为它是一种分解管理复杂性的问题。

当然,只有这么多融合,可以在CISC处理器完成。所以,QuickLogic感知他们离开域简单的融合,进入了更复杂的域的上下文,然后他们听从美联社。为了保持运行美联社太难,他们依赖于上下文的概念——如果这意味着“一般现在”倾向于变化缓慢,所以他们给美联社新的数据每15分钟左右。给美联社时间睡觉如果没有其他。

现在我们有四个传感器中心变异,总结在图1:

• 传统的软件在单片机中实现,这可能是外部或并置与传感器;
• QuickLogic;部分固定硬件部分可编程硬件、微码一部分,一部分软件;
• 句传感器:固定的硬件部分,部分“固定”软件(使用寄存器设置);
• 格:所有可编程硬件。

图1所示。传感器中心硬件/软件分区选项。

到底如何我设计吗?

现在,考虑到这些非常不同的方式接近传感器的中心,是这些设备的用户应该如何实现一个算法?这里有一些不同的角度。

让我们开始与传统的单片机中心。融合算法往往开始在高级别上,由一个使用等工具Matlab算法骑师。Matlab创造了“科学”的代码,然后必须转化为现实世界的“工程”代码运行在一个特定的处理器在一个特定的系统。

这一过程是简单的如果系统实现的面向软件。这并不意味着没有工作要做;这些微控制器是小,算法必须使用尽可能少的权力运行。所以有很多优化和代码重写这可能是必要的。臃肿软件需要不适用。但…这是一个软件问题,将泛型代码转化为特定的代码。没有什么奇怪。

也相对简单句传感器解决方案,一个完全不同的理由:其功能是固定的,保存的设置几个寄存器值。他们说,他们花了很多时间优化硬件和软件,因此,如果他们的客户能够改变功能,不会琐碎的工作。

下一个规模的复杂性是晶格的解决方案。这不是太困难的问题,因为它是一个努力和设计文化。首先,输入输出是硬件和软件。是的,有Calypto弹射器C等工具,可以帮助将不计时的C语言代码转换成一个RTL硬件语言,但它的工作,它不是简单和廉价。完全有可能,这个项目将是一个充实硬件设计没有任何辅助工具。这意味着硬件工程师;具体而言,FPGA设计者。即使您使用的一个工具,它仍然是一个硬件项目。

转换过程,增加了设计的时间安排。现在,软件往往能够带来的好处来的火车门关闭,跟踪厕纸鞋,和仍然设法使它的产品发布。见鬼,有人甚至可以把几袋火车移动后的窗口。这不是硬件文化。

是的,晶格的设备是可编程的,所以在最后一刻——或者攷虑——变化是可能的。不过,尽管添加或移动几个软件指令在一个软件程序通常是没什么大不了的,很难知道什么可能是一个大问题如果FPGA的内容变化。可能看起来像一个简单的算法改变硬件软件可以变成一个令人讨厌的变化——尤其是一旦针固定。

这并不是说它不能做;只是,有您试图使用Microsoft Word的页面布局工具?它从来没有真正做的事情好吗?你知道,等流动文本和帧?你得到你想要的页面看的,然后做一个微乎其微的变化,突然图纸以各种奇怪的地方你从未打算,现在你花半小时试图建立一个新的稳定的页面布局,包括微不足道的变化,导致这么多混乱。我不想侮辱fpga通过比较微软软件,但你会发现这样一个场景:看似微小的调整会引起很大的难题。所以硬件编程不如宽容软件可编程性。因此我的“半弹性”称号。

其他大开放的问题是,多传感器融合适合晶格的设备吗?他们极其很小,低功耗设备,但它尚未被证明能做些什么。当然,他们有更多的莱斯比QuickLogic设备(忽略了乘数——是的,我知道,那不是真的公平),但你可以看到的技巧QuickLogic必须做在他们的设备中实现融合。这是没有software-to-hardware机械转换;它涉及一个精明狡猾的低级微架构。我不得不说,我是远离QuickLogic谈话感觉他们真的认为通过详细的问题。也许晶格设备做出这样的额外LEs杂技减少必要的,但需要时间来证明盖茨所需的数量。

最后,我们看看QuickLogic用户设备的设计过程。尽管他们的芯片是使用FPGA构建技术,它不是定位是一个FPGA;这是一个可定制的传感器中心。所以这是什么意思?在最简单的层面上,它有一些罐头由传感器平台的传感器融合算法。需要更多的如果你满意它所提供的功能:

• 上下文感知(大概在一个有限的水平,因为他们说他们大多数上下文推到AP),
• 步统计,
• 磁强计的多样性,
• 缓冲

除此之外,有一个自定义工具,允许用户指定要使用的传感器和算法。一切都很好,但所需的输出是一个比特流加载到FPGA的美联社。这怎么比特流生成的设备不是公开市场定位为FPGA用FPGA工具吗?传感器和算法可以同时影响CISC处理器——不仅仅是运行在他们的代码,而且自定义指令。和CISC处理器软核,所以他们必须变成盖茨一旦确定它们的配置和指令。

这就是QuickLogic进入设计流程。在指定各种设计的关键方面,信息交给QuickLogic。他们完成这项任务,将设计师的比特流回融入Flash引导。

这使QuickLogic设计流程的软件或系统工程师;QuickLogic hardware-generation步骤执行。用户创建任何RTL和微码。

这四种方法接近传感器中心导致四个完全不同的方式实现解决方案,如图2所示:

• 优化单片机的通用软件
• 在句中注册调整传感器的SENtral有限
• Software-to-hardware转换为点阵
• 系统级规范+ QuickLogic-in-the-loop QuickLogic。

图2。传感器中心设计流和谁。

注意,做FPGA设计可能有组织的影响,也可能需要外包解决方案,如果公司没有内部的技能。和QuickLogic方法可能不太好,如果他们太受欢迎,得到了设计工作;他们需要有一个B计划准备好,以防他们经验,良好的问题。

在我们关闭(现在)看传感器中心,还有一个通配符悬而未决,上述提到的怀特先生:Android 4.4有特定的传感器中心需求。而安卓本身并不是一个“标准”,这可能也是如此。当事情达到标准水平,然后你失去灵活性。然后当你失去灵活性,软件变得更有价值。

所以,在下一篇文章在本系列文章中,我们将看看Android 4.4的sensor-hub需求。他们可能会导致更多的硬件传感器中心。或听起来…

*进一步考虑并发性可能有助于简化同步。传感器数据必须加上时间戳,以便样本不同的传感器相关,由于传感器连续调查的事实。通过平行轮询理论上可以解决的,但是到目前为止没有足够高的频率绩效水平的复杂性。

更多信息:

晶格传感器管理

句传感器SENtral

QuickLogic传感器中心

• 
• 
• 
• 
•