我认为可以这么说，我在Embedded Space(没有人能听到你的尖叫)的大多数朋友倾向于生活在微控制器(MCU)的一边。换句话说，我的朋友中很少有人会在早上上班前穿上印有“我是一名FPGA设计师”字样的t恤。
几年前，当我写下这些文字时，我意识到我花了大量的时间来向MCU兄弟会成员解释fpga是什么，以及它们是如何发挥魔力的(无论他们说什么，我仍然很难相信他们声称他们没有特殊的派对和秘密握手)。这促使我写了一个三重奏，三重奏，或三驾马车的专栏主题fpga MCU男孩和女孩：硬件，该软件,配置技术。
我之所以在这里提到这一点，是因为我刚刚听Yoan Dupret博士说过，他是公司的总经理兼业务发展副总裁薄荷。这是一家位于法国索菲亚-安提波利斯的私人控股公司，专门从事eFPGA(嵌入式FPGA)技术。Yoan告诉我，我的三篇专栏文章——或者说是三篇，如果你愿意的话——是新来Menta的人必读的。随你怎么说约安，但他肯定知道如何引起我的注意。
顺便说一句，我想知道Menta公司名称的起源。Yoan告诉我，公司的创始人都是经典的粉丝沙丘这本书被普遍认为是有史以来最伟大的科幻小说之一。在沙丘宇宙中，对人工智能复兴的恐惧导致了对计算机使用的禁止，因此一群名为Mentats的人接受了专门的训练，以模仿计算机的认知和分析能力。Mentat的法语发音是Menta。我告诉你;我每天都会学到一些新东西(偶尔我会学到一些有用的东西——其他时候我就会正面正面地掉进一些随机的事实中，比如“ménta”是流行草药薄荷的意大利语单词——不客气)。
现在，定制的专用集成电路(asic)和片上系统(SoC)设备在低功耗和高性能方面非常出色，但它们也有自己的缺点asic, assp, soc, SOMs等常见问题是什么?）.一个大的“陷阱”是，在这些设备中，任何作为硬件加速器实现的算法都有效地“冻结在硅中”，这在这个不断变化的协议和不断发展的规范的世界中可能有点不幸。
相比之下，fpga可以重新编程(配置)，以执行设计师想要的任何任务。因此，一种解决方案是在印刷电路板(PCB)上为ASIC/SoC提供配套的FPGA。我的天啊，我才意识到当我向我的妻子(Gina the Gorgeous)解释我正在写的东西时，我的声音听起来像什么:“……在PCB上有一个FPGA的ASIC/SoC……”难怪她看着我，好像我是一个胡言乱语的白痴(至少，这是我将来要做的解释)。
这种方法的缺点是在PCB上消耗了更多的空间，而且信号在两个设备之间来回传递需要花费宝贵的时间。另一种替代方案是将可编程FPGA结构嵌入ASIC/SoC的核心，因此eFPGA技术的概念可以部署在广泛的市场和应用中，包括航空航天和国防(安全，密码学，图像信号处理，电机控制…)，边缘计算和物联网(人工智能(AI)，机器学习(ML)，状态机，可重构mcu…)，汽车(安全，密码学，电机控制，电池监测和控制，原始数据管理、传感器融合、人工智能、ADAS…)，以及无线基站、数据中心、高性能计算(HPC)和网络(不断发展的标准、加速器和协处理器、安全性、密码学、数据包检测、错误检测和控制…)。
尤安接着说，他读了我最近写的处理基于sram的fpga中的辐射专栏，特别是关于在寄存器级和设计级使用三重模块冗余(TMR)的部分，以及在绝缘体上使用完全耗尽硅(FD-SOI)工艺的部分，这些工艺本质上是抗辐射的。除此之外，FD-SOI工艺不受单事件闭锁(SEL)条件的影响，即CMOS电路中电源和接地轨道之间辐射诱导的低阻抗路径(实际上是短路)的产生，这意味着在关键任务情况下没有停机时间，通常需要一个电源周期才能退出闭锁状态。
问题是，门达的eFPGA技术适用于任何CMOS技术，完全不受硅铸造厂和工艺节点的影响。这包括从GlobalFoundries的32 SOI工艺到台积电的N6技术。
Menta的第五代自适应eFPGA IP的框图如下所示。该结构主要由嵌入式逻辑块(elb)、嵌入式DSP块(edsp)和嵌入式内存块(emb)组成，其中emb是使用开发者选择的任何第三方RAM技术实现的。此外，设计师还可以将自己的嵌入式定制块(ecb)添加到混合中。
Menta第五代自适应eFPGA IP框图(图片来源:Menta)
非常重要的是，开发人员可以选择他们希望在可编程eFPGA结构中使用的elb、edsp、emb等的确切组合。一个聪明的地方是，Menta的Origami开发工具可以分析设计的RTL，并提供一个关于设计需要多少不同类型的单元格的估计。
另一个题外话(我忍不住-这是一个事实，Menta的开发工具吹嘘“折纸”的绰号，使我这样做)，我的老高中朋友，尼克•罗宾逊，已经写完了80本关于折纸的书2004年，他被英国折纸协会授予悉尼法国奖章。但我们离题了……
更重要的是，与6T(六个晶体管)SRAM单元相反，eFPGA的配置单元从设计人员使用的标准单元库中实现为d型触发器。这些flop比6T SRAM单元略大的事实是，它们不需要SRAM的支持逻辑。此外，这种基于flop的逻辑被优化为读写配置位流和实现测试设计(DFT)电路(Menta拥有专利)。此外，它们还可以用作标准SCAN链DFT方法的一部分。
关于上图所示的输入/输出(I/O)组，这些只是连接到d型触发器的引脚，从而促进eFPGA设计本身和ASIC/SoC设计背景下的时序闭合。
当谈到eDSP块时，我应该指出，Menta的伙计们实际上只称这些为DSP块。然而，我认为它们应该被称为eDSP块，以匹配整体主题，所以这就是我要使用的(我准备在Menta守夜，直到人们投降并跟随我的领导)。除了传统的可配置乘数-累加器(MAC)功能外，每个专利eDSP块还包含一个特殊的有限状态机(FSM)和FIR/IIR系数函数。这很聪明。例如，如果你想实现一个有32个点的FIR滤波器，你要么一次使用32个DSP块，要么使用同一个DSP块循环32次。在后一种情况下，当使用常规的DSP块时，您必须在外部输入系数并执行循环控制。相比之下，在Manta的eDSP块的情况下，循环控制和32个系数都构成了eDSP - Genius!
关于elb, Menta还使用术语逻辑单元(LC)。门达的eFPGA IP完全可扩展，从小型(S: 100到2K lc)，中型(M: 2K到6K lc)，大型(L: 6K到60K lc)和超大型(XL: 60K到200K lc)。那么，LC到底是什么?好吧，我很高兴你问了这个问题，因为这让我回到了混淆“等效门”(在asic / soc中)和“系统门”以及fpga中的逻辑单元(lc)/逻辑元素(LEs)的日子。
在20世纪90年代左右的世界上，用“等效门”来比较ASIC设备是很常见的。这个想法是将每个逻辑功能转换为一些等效的门-例如2输入NAND门-然后将它们加在一起，这样你就可以自豪地宣布“我的比你的大(我的ASIC也是如此)!”
当fpga首次出现时，它们只提供低容量，并没有被视为asic的竞争对手。然而，随着时间的推移，fpga的容量增加，最终变得足够大，可以攻击以前属于asic的一些设计。但是fpga中的lc / le是基于4输入查找表(lut或lut4)，以及一些多路复用器和触发器形式的额外逻辑。所以，现在的问题是如何比较ASIC设计和FPGA等效。
简而言之，FPGA供应商提出了一个模糊的概念，称为“系统门”，这使他们可以说“我们的FPGA可以代表XXX系统门”和“一个系统门相当于YYY逻辑门”。正如我在2010年的专栏中所说，fpga:系统门还是逻辑单元/元件?：
为了解决这个问题，在20世纪90年代初，FPGA供应商开始谈论“系统盖茨”。一些人说，这是使用ASIC设计人员可以联系到的术语的高尚尝试，而另一些人则认为这是一种幼稚的营销策略，对任何人都没有任何好处。
我在这里提到这一点的原因是，当Menta的人员谈论100个LC时，他们是基于包含4输入LUT (LUT4)的LC。这令人困惑的原因是，Menta的elb实际上是基于一种特殊的专利Menta LUT，称为MLUT，它基于6输入LUT (LUT6)。所以，100个lc实际上相当于72个mlut / lut6。META的人这么做的原因是，几乎所有其他这种尺寸的常规FPGA供应商都使用lut4, Menta不想让自己处于明显的劣势(请注意，来自英特尔和Xilinx的大FPGA可能会炫耀lut7或lut8)。一方面，我完全理解Menta的立场，如果我是他们，我自己也会这么做。另一方面，这是我今天真的不需要的另一个间接层面(LOL)。
除了支持FD-SOI流程(如果您希望使用它们)，Menta还支持我前面讨论的许多技术处理基于sram的fpga中的辐射列，包括添加延迟元素以减轻单事件瞬变(set)，并在寄存器级别执行TMR以减轻单事件中断(seu)。
Menta还支持在整个eFPGA设计上执行TMR;也就是说，生成三个相同的eFPGA副本，将其集成到ASIC/SoC中，然后在所有输出上使用投票电路，并使用“三选二”方法。它们甚至包括对配置执行连续错误纠正代码(ECC)检查的选项，以检测和修复任何辐射引起的配置错误。
唷!我不知道你怎么想，但这里有很多东西值得思考。我做我知道的是，如果我计划创建一个ASIC/SoC，即使我目前没有应用程序，我肯定会考虑包括一些Menta的eFPGA结构，“以防万一”。在现实中，我认为我也会考虑使用eFPGA结构在ASIC/SoC中实现适当的功能，从而给自己留下一些“回旋空间”，以适应未来需求和/或规范的变化。你呢?你有什么想法想和我们分享吗?
