“别回头。一些可能会赶上你。”——萨切尔佩奇
上周的RISC-V科技研讨会,在山景城的计算机历史博物馆举行了帐篷的复兴会议的精神,这是适当的,因为微处理器ISA支持者往往听起来很像宗教狂热者。开源RISC-V ISA在这方面没有什么不同。虽然开始最接地的目的——未来处理器设计师的教育——RISC-V ISA是快速增长远远超出了它的起源,沿路的碰撞成为一个成熟的,商业微处理器ISA尽管开源基础。保险人全球一系列RISC-V科技研讨会,SiFive,是最大的一个啦啦队RISC-V ISA的走向商业相关性和,也许,世界的统治地位。
我2018年7月19日EEJournal篇题为“RISC-V目的统治世界”包含一个微处理器账户的悠久历史。在这篇文章中,我引用了大卫•帕特森博士RISC-V教授的教父,他说:“为什么有开源编译器而不是开源的账户吗?”那篇文章援引帕特森他讨论开放RISC-V ISA可以治愈微处理器账户黑客漏洞。引用来自演讲帕特森在2018年度晚餐会议IEEE-CNSV(IEEE顾问网络硅谷)。帕特森认为关于RISC-V用一个简单的声明中表示:“这是我的简单的目标RISC-V:统治世界。”
快进半年本月RISC-V技术研讨会在计算机历史博物馆。几百人参加,他们没来的百吉饼和水果。他们对新ISA宗教来听。尽管他们有足够的这种废话SiFive主持人在《会饮篇》,承诺世界包括解决摩尔定律的放缓,与会者有更清醒和理性的观察的状态RISC-V从马丁·芬克是谁给他的第一个演讲的临时CEORISC-V基金会。芬克也是西部数据公司的首席技术官(WD),一个位置他刚刚超过两年举行。
提醒一下,WD宣布去年年底,这是开发一个RISC-V处理器内核(不是一个ISA, IP核心)称为SweRV,该公司将进入开源社区。此外,WD已经开发了一个开源,RISC-V指令集模拟器SweRV处理器核心,公司已经启动了一项开放标准通过网络主动cache-coherent内存用于RISC-V环境。WD RISC-V是严肃认真的。公司的新闻公告处理器核心,“西部数据预计SweRV核心和SweRV ISS将有助于加快产业转移到一个开源的指令集架构。”
换句话说,WD已经收购了开源RISC-V运动犹大转,也不应该感到惊讶。WD船只每年的十亿处理器核心的存储产品,所以一个开源核心实现WD管理和支付任何版税使用必须有吸引力。
在他的主旨RISC-V科技研讨会,芬克讲述了一个故事而他第一次遇见。这是当芬克是惠普副总裁运行一个“小型企业单位”。这是关键业务系统集团在柯林斯堡,科罗拉多——我的旧惠普留恋的地方——负责惠普服务器完整性。而刚刚加入惠普的董事会。他的“标记线”是“软件正在吞噬这个世界。“这个标记线”感到不满,”芬克,因为他认为惠普1000亿美元硬件公司,毫无疑问,因为他负责惠普的完整性服务器线。
现在他的(临时)首席执行官RISC-V基金会,芬克修正Andreesen的标记线供自己使用。他提出了以下版本:
“硅:氧气呼吸,允许软件”
所以并不是所有的软件,芬克说。它是关于硬件和软件之间的共生关系。也许这就是一些人的先验的启示,但在我看来,英国计算机科学家莫里斯·威尔克斯有相同的愿景在1940年代末,他和他的团队开发EDSAC和EDVAC可编程电脑。硬件/软件联合开发实际上是一个非常古老的概念计算。威尔克斯和公司当然理解硬件和软件之间的共生关系,虽然硅与计算无关。还是地铁时代。
在任何情况下,芬克认为RISC-V运动作为一种回到威尔克斯的模型优化的硬件和软件。芬克表示,把RISC-V ISA的开源社区和模块化ISA解锁处理器体系结构和鼓励更多的创新。
此外,芬克认为RISC-V运动极化世界远离今天的硬件和软件,好像在英特尔的处理器设计师忽略了大量现有的代码。(好吧,他们到底在安腾,看到“简讯:Itanic仍然沉没”和“安腾临终看护终于结束了”,但是,总的来说,处理器设计者关注软件运行在他们的机器。)芬克说,相反,RISC-V开源运动更多的是一种双赢的局面,在硬件和软件都赢。
芬克还说,有有远见的开发团队一起优化硬件和软件。“这就是为什么你会看到诸如谷歌的TPU芯片,”他补充道。谷歌,用不完的钱,决定它需要建立一个专有的人工智能芯片专门为机器学习。谷歌的TPU 3.0版本消耗如此多的权力,它需要水冷却。
自己对谷歌的TPU是没有商业处理器供应商很可能坚持65000乘数多处理器芯片针对一般的市场。很少有公司除了谷歌和政府那么多钱扔在一个特定的应用程序问题,而不是很多人能买得起水冷系统设计,所以我不相信谷歌的TPU代表co-optimizing硬件和软件的一个很好的例子在现实世界中大多数人住的地方。
在Tensilica我八年的经历,我在21专有的可配置的处理器核心,告诉我,一些工程团队正在寻找在ISA景观开辟新路径。这是一个更多的自由度,他们没有时间来处理,其中最不觉得需要摆弄账户。这不是认为的瓶颈,而不是每一个公司都有雄厚的财力和资源的谷歌(或者一个WD)。
让我们真实的,在这里。通用硬件/软件优化的概念听起来不错,但也有一些基础,实用、经济的局限性被掩盖在RISC-V狂热和炒作。幸运的是,像芬克有RISC-V宗教。
他的主题变得更实事求是。
“为什么RISC-V呢?”芬克问道。目前开设个人储蓄账户,有十几年历史了,他说,“有时间点需要进行架构的飞跃。“摩尔定律的放缓意味着物理学不需要我们前进和以往一样快。相反,我们将更加依赖建筑加上软件创新进步。
好,很好。我同意,无情的旅程沿摩尔定律路径使建筑创新的炉子上,它不属于。很高兴看系统架构下性能飞跃,但RISC-V ISA以外其他RISC账户不是一个革命性的一步,尽管认为衰老的“几十年”架构。
从我的角度来看,重大RISC-V贡献我们的行业是ISA的开源性质。生态系统供应商可以挑选许多IP和硅供应商通过加入RISC-V团队。当然,他们也拿起一套巨大的供应商由跳上手臂皮质团队,所以我不认为这是一个重要的区分因素RISC-V——而不是从我的视角。此外,波计算,最新的可怜的老MIPS的老板,最近宣布,它将释放MIPS处理器ISA开源社区通过一个叫做MIPS的程序打开。我认为你肯定能给部分信贷RISC-V运动这种转变。
芬克,一个“服务器”的心,然后几泡沫破灭中RISC-V狂热者说:
“如果你的志向是取代Xeon处理器RISC-V处理器的服务器,就立即停止。应该不是你的野心。这应该不是你想去后。没有点。你不会这样做。”
“但你可以重新考虑服务器的架构,”他继续说。“主内存应该有多少服务器?启用存储多少钱?什么样的硅定制你能优化工作负载的一部分吗?硬件/软件权衡在哪里?当你得到的魔法和力量的RISC-V能带来什么。”
我强烈同意芬克的系统级优化的情绪,但是我没有看到模块化RISC-V ISA的特殊性质,可以打破瓶颈,阻碍设计师开花的处理器的ASIC设计。我的经验在Tensilica和节奏告诉我,处理器ISA不是主要瓶颈。真正的限制因素是获得发展资金,工程资源,设计和验证工具,开发时间需要创建一个ASIC。选择任何处理器内核,让它自由,你仍会发现大量的障碍在ASIC-development路径。即使参加RISC-V研讨会,我无法看到开源RISC-V潮流方程从根本上改变。
芬克继续说:“重新思考的问题。不设计一个系统在一个特定的方式,因为这是它是如何完成过去10,20、30、40年。”(我们在两年半的微处理器的50th生日,所以很快就可以添加另一个十年芬克的列表。)“如果你要设计你的系统,一个新的ISA但是易怒的旧系统架构,你的成功将是有限的,如果你成功了,”他说。
最后讨论实质问题,芬克RISC-V优势列举他的观点:
这是一个模块化的ISA。指令集模块(整数、浮点数学、压缩指令,向量指令,等等)是稳定的和锁定在批准后,为生态系统提供固定目标开发人员。这些闭锁指令模块为开发人员提供一个稳定的基线。明年的RISC-V处理器模型将提供相同的ISA,和任何更改将局限于他人或专有模块提出的新模块,你发展自己。最后一点非常Tensilica-like,正如我上面所说的,这个概念并不是一个大卖家。然而,我确实坚信ISA模块化是ASIC设计的“好事”球体。
使用WD作为一个例子,芬克提醒观众,WD的SweRV RISC-V IP核心提供给开源社区。然而,WD打算开发专有ISA模块和一些专业定制特定的存储应用程序的指令。WD并不打算与开源社区分享这些专门指令。这种方法允许WD利用标准化RISC-V平台日益增长的生态系统,同时仍然允许它为竞争优势开发和利用定制的处理器。
自由这条路线在理论上听起来是非常好的,但是,芬克说过,WD将需要管理这些专门的开发工具链处理器,因为它们会偏离标准ISA模块整体RISC-V生态系统支持。从经验中,我知道小开发团队愿意与架构发展专用asic适合特定的应用程序,但其中许多公司不够大,承担的负担管理定制的工具链。
再次引用我的日子Tensilica专员和引导我内心,约吉贝拉RISC-V潮流就像似曾相识。
我工作在一个可执行的指令解码RV32I ISA的模型。
起初似乎可能不能解码指令字,但我已经能够解码40指令使用只有17位32位指令。不坏考虑到6位可以解码64指令。
1)它严重依赖直接值在4个不同的指令字格式(显然保存指令将一个值加载到寄存器)。高阶直接位是符号位,传播正面和负面的值分支,跳跃,并注册立即值。
2)没有定义分支,如果不到,因为汇编知道交换rs1卢比字段值,为了使用分支如果更大的定义。
3)源寄存器和目的寄存器是独立的5位域注册登记指令。
4)7位操作码的有2位,必须确定ISA。如果这两位都不是的,那么使用了相同的格式与16个寄存器而不是32。有3位函数域决定了分支条件下,铝合金操作,和字节/半字/词加载和存储,以及类型的转变。
额外的7位字段从子有点区别添加注册登记,左和右的转变,和3位,不得在同一指令字的,因为所有的64位ISA。
你当然是正确的,Xtensa和弧账户提供类似的定制RISC-V的机会。
最明显的区别是,他们是专有的,只有节奏或Synopsys对此可以定制,不是随机的黑客在餐桌一个FPGA和Yosys,和定制他们的费用是大概很陡峭。
不太明显的区别在于RISC-V也是有吸引力的初始人不想定制它,因为它非专利,多个供应商提供一套快速增长的微体系结构在不同PPA点,因此RISC-V软件工具链,和操作系统生态系统正在迅速捕捉并超越Xtensa和弧。
你也绝对正确”RISC-V ISA不是一个革命性的一步超越其他RISC账户”。就基本ISA而言它遵循非常相同的路径MIPS跟着α在80年代和90年代,只有轻微的调整。这些家伙很对了,这些账户是非常适合用来实现系统软件和应用软件在一个大范围的语言。从历史上看,甚至认为你可以做得更好的人Lisp或Smalltalk或Prolog和一些不同的ISA或指令发现,事实上,你不能。的一部分是主流处理器速度比特殊目的由于摩尔定律,但即使在指令被认为适合那些提供(例如SPARC和MIPS)未使用。
除了清理碎片,如分支延迟槽,不够强大的compare-and-branch指令,缺乏字节加载/存储,和大型二进制文件,因为纯粹的定长32位ISA, RISC-V也被设计从一开始就支持32,64,和128位address&integer寄存器大小,和大量的闲置的为未来的扩展操作码空间。是的,MIPS的最终解决了这些问题。新的(2018年5月)NanoMIPS ISA在大多数方面看起来很不错。但似乎很少有公司只有一个芯片和它的支持似乎并不开源计划的一部分。
这些账户的大问题(和许多其他人一样,比如现在IA64)不是ISA的技术特点,但仅仅是如果或当公司生产觉得厌倦或超出业务后出现的所有客户。没人能拿起缰绳,继续和支持这些客户。
我希望,大多数自定义扩展RISC-V足够专业,甚至在大多数情况下,创建和使用他们的人将足够为手工编写一些库函数的汇编语言(或C / c++内联asm的自定义指令,可能在宏或内联函数),因此不需要很多编译器支持。将使用自定义指令只在专业软件写的组织。
基地RISC-V ISA是足够好,,,在大多数情况下是零或接近于零的水平有利于重建操作系统内核中,操作系统,使用自定义指令和标准工具,所以更方便继续使用标准的所有标准软件的目的。
一个例外是RISC-V向量扩展,现在被敲定。它会导致几乎为零的规模扩张标量代码(与传统SIMD),所以一旦编译器赶上会有很多简单的循环在很多代码,可能从auto-vectorisation中获益。在短期内(硬件出来的时候)标准动态链接库应该有版本的memcpy (), memset (), strlen (), strcpy(),使用向量指令strncpy()等,这将有利于自动大多数程序。
“基本RISC-V ISA是足够好,,,在大多数情况下是零或接近于零的水平有利于重建操作系统内核中,操作系统,和标准工具使用自定义指令,所以它是更方便继续使用标准的所有标准软件的目的。”
鉴于上述,只是任何旧的RISC ISA只要它运行遗留代码(操作系统、公用事业等)的“定制”说明本质上是加速器可能需要手工编写的汇编语言和C / c++。
魔术将会发生,因为它是开源和免费的。
现在如果使用C / c++源代码,我们回到了原点,那里是一个好足够的RISC与定制的硬件关键工作(加速器)。老“硬件”C / HLS情况。
但有一个新人可以解析C源和创建AST(抽象语法树)语法沃克可以使用生产操作数和操作符的计算以及循环,街区,括号。
可以使用一个可编程的FPGA和ASIC的加速器。
是的,”老RISC ISA会“运行标准的代码,从技术上讲,但是商业模式是RISC-V存在的原因,不是技术原因(尽管它清理和改善其前辈一点)。
“老RISC ISA”的问题是:
1)他们的编码空间通常已经是完整的,所以没有添加非平凡的扩展空间
2)很多人只支持32位,或仅为64位,没有一个支持128位(令人惊讶的是,已经有一些需求,可能会相当强劲的2040或2050)
3)他们是专有的,所以没有人能让自己的核心或芯片,更不用说ISA扩展。甚至手臂,许可证生产甚至微体系结构,不允许客户ISA扩展。如果公司拥有业务的ISA出去——或者只是移动到另一个ISA -现有客户是孤儿,没有选择。
“奇迹发生”,因为有人准备付钱,他们被允许这样做。
一些加速器工作以及I / O设备或协处理器系统总线(如作为FPGA元素),但其他人真的需要集成到执行管道和可用相同的延迟作为添加或繁殖。
“但别人真的需要集成到执行管道和可用相同的延迟添加或繁殖。”
有趣的部分是,最后容易“事物”的宏大计划,无论是在硬件和开放源码工具链+支持软件环境。
困难的部分是吻产品发展目标之间的内部斗争长期支持生产线,并阻碍孩子(和一些中年危机的成年人)看到梦研究资助的机会。
我们打了30年前相同的内部斗争,一些产品创造了惊人的进步,创造了一些赫然的信天翁不可承受之重。
艰难的部分,只是事后可以区分从长远来看…没有风险,你永远不会知道。
“但别人真的需要集成到执行管道和可用相同的延迟添加或繁殖。”
到目前为止,我无法找到乘法或除法。也许他们在浮点数,但不动点怎么样?
“没有一个支持128位(令人惊讶的是,已经有一些需求,可能会相当强劲的2040或2050)”
对128位操作数或解决的需求吗?48位怎么样?如果需要128位,32位消失吗?8位怎么样?将128位还支持64年,48岁,32岁,16岁吗?
到目前为止我看到2位都不是必须的,直到RV32I,然后其他三位,必须的
不是所有的,因为使48位的另一个领域,使64位,等等。
解决,当然,尽管解决是困难的如果你不也支持这种规模数据,当然RV128。
“只有一个错误,可以在计算机设计很难恢复不有足够的地址位记忆”——贝尔和斯特“计算机结构:从PDP11我们学到了什么?”,1976年。
RV128当然继续支持8、16、32、64位数据。这都是在ISA手册。
然后你似乎混淆寻址和数据大小与指令的长度,这是完全独立的。所有当前定义RISC-V 16或32位指令的长度,与准备(多)以后再说明。
你会发现整数乘法和除法指令在本章中的“M”扩展ISA手册。这是“M”在“rv32imac”等。
“是的,”老RISC ISA会“运行标准代码,从技术上讲,但商业模式是RISC-V存在的原因,不是技术原因(尽管它清理和改善其前辈一点)。”
有前辈的大市场?
我多么粗心这个讨论注入技术/实践评论!
是的:SPARC、MIPS、α过去都销售很好。
”你会发现整数乘法和除法指令在本章的“M”在ISA扩展手册。这是“M”在“rv32imac”等。
“扩展”等同于“愿望清单”?
我希望“真正的”RISC V站和被认可。
我也错误地认为“前任”意味着早期的RISC V的家人,不是竞争对手。
卡尔·史蒂文斯
“扩展”是“可选特性”的同义词。对许多目的计算机负载、存储、添加、减、,或者,xor,左移,右移并比较两个寄存器和分支的能力基于结果是你所需要的。这叫做“rv32i”或“rv64i”。其他的都是编译器自动调用库函数实现。
HiFive1董事会我买了2.25年前rv32imac处理器,这意味着它有可选硬件乘法和除法指令,原子内存操作,和压缩指令集(16位操作码复制最常见的操作,以减少程序大小)。
我可以向你保证,都是真实的,不是一个“愿望清单”。
“RISC-V”是第五RISC指令集伯克利大学设计的。SPARC基于RISC-I RISC-II,例如分享不同寻常的寄存器窗口功能(后来被意识到是一个错误)。RISC-V汇编语言非常接近兼容MIPS汇编语言——他们肯定有相同的味道和助记符——尽管有一个非常不同的二进制编码。α无疑是在同一个家庭。它在某些方面改进了原始的MIPS,从阿尔法RISC-V采用了一些功能,尤其是“PALcode”的概念。
所以,是的,公平地调用这些知识RISC-V的前辈。