人们对在pfet中使用锗来改善CMOS逆变器中n通道和p通道器件之间的对称性很感兴趣。但将其与硅集成一直具有挑战性;至少，晶格界面上的缺陷对进展构成了重大障碍。
在IEDM上的论文中，有几篇以Ge积分和限制缺陷为特色的方法。
来自IBM、ST、Globalfoundries、Renesas和Soitec的团队设计了一种在极薄SOI (ETSOI)晶圆上的PMOS器件中创建统一SiGe通道的方法。这需要采用隔离最后的方法，以避免p通道设备边缘的工件，从而使性能依赖于布局。相反，他们用SiGe覆盖整个晶圆，并选择性地蚀刻掉不需要的部分，在Si上留下一层SiGe，这是p型通道的位置。然后，他们进行了“冷凝”步骤——高温氧化，将锗从SiGe层推到它下面的硅中，同时氧化SiGe层的硅。宽器件受益于双轴应力;窄的器件从边缘附近的垂直应变松弛中获益更多。此外，反向门控可用于调制VT为了更大的设计灵活性。唯一的缺点是泄漏仍然可以接受，但高于纯硅。
结果是目前报道的最快的环形振荡器:在0.7 V下11.2 ps/级。
与此同时，台积电正在处理仅仅试图在硅外延上生长锗所产生的缺陷。通常情况下，这会产生错位线，并在整个生长层中向上迁移，使其不适合主动使用。但是他们发现，如果他们在分离后生长锗，并且如果被生长的特征高于它的宽度(长宽比> ~1.4)，那么这些线程在撞击侧壁时停止向上传播。这留下了一个受损的鳍底部，但与一个原始的上部，可以用作通道。他们称之为长宽比捕获(ART)。他们声称这是第一次成功地将纯锗集成到FinFET平台上，产生了出色的亚阈值特性，高性能，以及对短通道效应的良好控制。
如果你有会议记录，ETSOI论文是18.1;TSMC论文是#23.5。
