EEJournal

编辑的博客
现在就订阅

盲文的分析

作为一项技术,JTAG(或IEEE 1149.1)杠杆很多方面做很多事情,可能没有被设想当它第一次被开发。然而,最初的使命很简单:提供了一种方法来测试板连接两个芯片之间是否完好无损。虽然单个组件的描述其内部链通过BSDL文件,根据人在JTAG技术,没有这样简单的等同于整个董事会的链。

如果你是一个简单的维修店没有完整的设计网表等,如何利用JTAG确认嫌疑人板上的连接是否完好无损?

JTAG技术刚刚宣布称为Autobuzz的产品会让你建立一个JTAG链板的底线,然后您可以使用测试其他董事会。顾名思义,它可以通过“嗡嗡”的连接没有真正地了解董事会。

它通过建立一个参考几乎盲目地从一个已知的好板在“学习”模式。然后,您可以在“比较”模式运行此工具在董事会的问题确定它是否匹配。

你需要单个组件的BSDL文件(通常是网上),你需要知道设备的顺序链,为复杂的董事会可能有点棘手,你不能直观地检查跟踪,但如果你是一个严重的商店,你将最有可能获得董事会示意图,可以很容易地推导出链的顺序。

更多的信息在他们的新闻稿

留下一个回复

有特色的博客
2023年5月25日
只注册一次就可以访问所有节奏按需网络研讨会。非结构化网格可以自动网格生成过程的大部分时间里,保存重要的工程时间和成本。然而,控制数值离散网格需要ada所导致的错误……
2023年5月24日
加快视觉变压器模型和卷积神经网络的人工智能视觉系统电弧NPX6转IP,最好的处理器边缘AI设备。后设计智能边缘AI设备与获奖Synopsys对此弧NPX6转IP首先出现在何珥新…
2023年5月8日
如果你计划去土耳其在不远的将来,然后我有一个忙问....

有特色的视频

RTL Synopsys对此解决方案审核权力分析

Synopsys对此

Synopsys对此的行业领先的能力分析解决方案建立在PrimePower技术,使RTL勘探早期,低功率实现和权力验收节能soc的设计。

了解更多关于Synopsys对此“节能soc的解决方案

了比赛

加入开源硅生成的人工智能设计的挑战

Efabless

让你AI-generated设计制造(价值9750美元)!进入E-fabless开源硅设计挑战。使用生成AI创建Verilog从自然语言提示,然后实现你的设计使用Efabless chipIgnite平台——包括一个SoC模板(轻快帆船)提供快速芯片级集成,和一个开源RTL-to-GDS数字设计流程(OpenLane)。获胜者被eFabless设计制造。快点,尽管——截止日期是6月2日!

点击这里进入!

以注入式教学法亚博里的电子竞技

如何IO-Link®是启用智能工厂数字化,逮老鼠的模拟设备和电子产品
安全、灵活和可持续性是当今智能工厂基石。注入式教学法在这节课中,阿米莉亚道尔顿亚博里的电子竞技和沙士达山托马斯从模拟设备讨论如何模拟装置的IO-Link帮助开启一个新时代的智能工厂自动化。他们仔细看看IO-Link可以带来的好处一个工业工厂环境中,面临的最大问题IO-Link传感器和掌握设计和模拟设备如何? ?可以帮助你与你的下一个工业设计。
2023年2月2日,
15665的浏览量
Baidu