处理器和fpga就像巧克力和花生酱,但它花了几年配方刚刚好。早期的新尝试包括Xilinx Virtex II Pro与芯片上的PowerPC处理器核心和阿尔特拉的亚瑟王的神剑设备ARM922T处理器核心。这些早期的产品被认为是市场失灵。实际上,凯文·莫里斯叫阿尔特拉亚瑟王的神剑“巨大的失败”在他的文章题为“动摇嵌入式处理”。为什么?因为你不能把一个无关的微处理器核心FPGA数组的中间,称之为成品。只是没有附加值。一些设计师想浪费时间设计某种沼泽标准处理子系统在赤裸裸的处理器核心,没有人希望利用宝贵的,可编程的附近地区实现处理器子系统的设计。

合并处理器核心和硬化的当前趋势微处理器子系统和fpga芯片在2010年初开始。Xilinx首次揭示了Zynq“人民党”(可扩展处理平台)体系结构在一个简短的陈述在实时和嵌入式计算会议(RTECC)在圣克拉拉市举行的2010年1月26日,加州。(见迪克Selwood的文章题为“一个平台,一个桥梁?”)

EPP吗?Ecch。

原Xilinx zynq - 7000 EPP家庭是基于一个双核处理器Arm cortex - a9应用程序。此后,单核Zync soc已经被添加到原来的家庭,和家庭已经成熟的介绍Zynq UltraScale + MPSOCs,提供的混合臂Cortex-A53应用处理器核心和手臂Cortex-R5实时处理器核心。谢天谢地,Xilinx的EPP绰号没有逗留很长时间。当迪克Selwood写道,“可扩展处理平台并没有活力,不是吗?“但这个概念本身真正的持久力。

Xilinx的劲敌,阿尔特拉,迅速推出了非常相似的产品,将其称为“SoC FPGA。SoC FPGA“我不相信有任何更多的活力比“EPP,“但阿尔特拉的名字为这个新设备类。它已成为设备的同义词合并在一块硅处理器和fpga。尽管阿尔特拉的“SoC FPGA”仍在继续,阿尔特拉现在已经被英特尔收购,阿尔特拉品牌本身就是完成缓慢消退湮没。

第一个Xilinx Zynq EPP设备最后装运2011年底,和阿尔特拉首次SoC fpga大约一年以后。今天,这两家公司都有不同的产品线,结合Arm处理器核心(一到六,到目前为止)与其他硬微处理器外设,片上内存和不同数量的FPGA结构。

SoC fpga解决一些实际的工程挑战,这也解释了他们越来越受欢迎。微处理器执行软件只是实现许多高速任务太慢。这就是您需要一个FPGA。是有明显优势的处理器和FPGA织物在一块硅。的主要优点是带宽的巨大跳跃在处理器和FPGA之间。

原zynq - 7000系列有超过3000芯片上的FPGA结构和处理器子系统之间的连接。这是远比时,您可以实现连接在pcb布线包之间。此外,那些on-die连接在一个SoC FPGA所消耗的能量少得多,因为这些信号线路不需要开车的司机pcb痕迹。SOC fpga提供更多的连接,更快的连接,和I / O能力——选择任何三少。

Microsemi进入早期磨损

Microsemi SoC FPGA中也提供产品类别相当长一段时间SmartFusion和SmartFusion 2 SoC FPGA。两者都是基于Arm Cortex-M3处理器核心。Microsemi介绍了SmartFusion 2 SoC FPGA在2012年末,但是原SmartFusion设备被爱特公司宣布2010年3月,就在几个月后Xilinx宣布Zynq EPP和Microsemi爱特公司收购前大约半年。(见安永的“爱特公司的三条腿的凳子随后。”)芯片获得Microsemi今年5月,2018年。大鱼在半导体世界继续吃小鱼。

SmartFusion设备独特的SoC FPGA类别至少两个重要的原因。首先,他们将闪存芯片上的处理器的指令和数据内存和FPGA的配置内存。使用片上,基于flash的配置内存意味着SmartFusion SoC fpga配置启动“立即”设备。这些设备不下载他们的FPGA配置从一个串行eepm相连。他们只要权力配置是可用的。

Microsemi SmartFusion设备能SoC fpga中是独一无二的,因为他们的手臂Cortex-M3处理器核心,它被设计成简单的32位微控制器内核。虽然手臂Cortex-M3处理器内核内存保护单元,它缺乏一个MMU。这意味着它不是能够运行一个大像Linux操作系统,虽然它的确能运行一个操作系统。

此外,手臂Cortex-M3号管道,这意味着它不会跑得很快。SmartFusion SmartFusion 2设备运行他们的手臂Cortex-M3在166 mhz的处理器。快速的微控制器,但是强大的缓慢为应用程序处理器。多个部门Cortex-A系列应用程序处理器核心纳入SoC来自英特尔和Xilinx fpga的mmu和操作时钟5 x近10倍的速度比SmartFusion设备的166 mhz的手臂Cortex-M3处理器。

所以原SmartFusion SmartFusion 2设备没有设计竞争在同一类英特尔和Xilinx的部分重量。这些差异表明,SmartFusion设备目标嵌入式应用程序,微控制器可能被使用。然而,芯片上的FPGA允许SmartFusion设备比任何传统的单片机。

RISC-V爱节

本月早些时候,在第一个RISC-V峰会(又名“开源处理器爱节”),Microsemi宣布了一项重要升级到SmartFusion设备概念宣布其PolarFire SoC FPGA架构。(没有实际部分公布。)这个体系结构的框图中出现下面的图1。

图1:Microsemi PolarFire SoC架构伴侣5 64位,RISC-V处理器核心和各种各样的外围设备,芯片上的闪存,2兆字节“确定性”L2高速缓存内存,DDR4 SDRAM内存控制器,一块公司PolarFire FPGA。

乍一看,PolarFire SoC架构如图1所示似乎有两个RISC-V处理器核心。然而,图中的两个街区标志着“RISC-V”是明显不同的。左边的方块代表一个单一RISC-V处理器内核实现64位RISC-V RV64IMAC架构与标准的整数,整数乘法和除法,原子和压缩指令集。虽然被称为“监控核心”图,这是一个64位整数处理器很有能力执行实时任务。这个处理器内核SiFive楼核心。

右边的处理器块在图1代表一个四核RISC-V RV64GC处理器与标准RISC-V“通用”指令集包括整数,整数乘法和除法,原子,单,双精度浮点和压缩指令。这右手块代表四个64位的处理器核心,每个内置浮点硬件。这个处理器内核SiFive U54-MC核心。

PolarFire SoC的5 64位处理器核心都通过一个共同的交流,2兆字节L2高速缓存一些不同寻常的特性,获得它的名字“确定性L2内存子系统。“L2内存划分成八块,和七块可以指定缓存,作为一个连贯的便条簿缓冲区,或直接访问内存如图2所示。这种L2的灵活性使得许多实时处理器配置。

图2:PolarFire SoC的五个64位RISC-V处理器核心通信通过一个可配置的L2 DDR4 SDRAM内存子系统与确定的属性。

PolarFire SoC的4 + 1处理器子系统相似SiFive的自由U540 SoC的设计(不幸的是指定FU540),可以在SiFive HiFive释放RISC-V开发板。这个板可以插入Microsemi-developed同伴板称为HiFive释放扩展板,它带有Microsemi PolarFire FPGA。在一起,两个董事会集密切接近PolarFire SoC架构中,约有98%的还没有宣布的功能设备,根据Microsemi。

剩下的重要结构特征的讨论之间的连接PolarFire SoC架构复杂的处理器和FPGA芯片上。上面的图1代表,与两个瘦,小单向箭头。如果这些薄的箭头是准确的,那么五个64位RISC-V处理器之间的通信和FPGA将受到严格限制,这就否定整个原因将处理器和FPGA在相同的死亡。

所以我问。

那两个瘦,小箭头表示多个64位上,所以有“足够的带宽”复杂处理器和FPGA之间,根据Microsemi。带宽多少?Microsemi不会说,因为这是一个建筑声明,不是产品公告。

该工具的因素

最后,有问题的工具。SoC fpga是混合的动物。他们是处理器和FPGA部分。处理器,您需要开发工具的标准套房:编译器、汇编、连接基团、调试器、指令集模拟器,分析器,等。大RISC-V社区非常忙于开发这些工具,支持RISC-V软件开发生态系统是进行超光速的扩张。注册会员的数量参与RISC-V基金会从2017年到2018年翻了一番。现在有超过200的企业和个人会员贡献的增长RISC-V根据基金会的执行董事里克·奥康纳。

FPGA发展Microsemi提供相同的自由人PolarFire PolarFire FPGA设计套件,它提供了。自由人集成了两个强大的FPGA开发工具:Synopsys对此Synplify亲我合成工具和导师图形ModelSim仿真工具。这些都是很好的FPGA开发工具。

然而,在工具领域似乎缺了点什么,所以我问一下。我想知道如何使用PolarFire SoC架构系统开发人员可以很容易地加速软件任务通过移动一个fpga硬件加速器。答案是:它必须是任何硬件编码为你代码块通过手动编写HDL代码,然后编写相应的软件驱动程序。没有自动化。我问“为什么?”

现在有一个顺畅自由回答这个问题:“我们正在做它。”

这不是Microsemi的回答我。我得到的答案是“我们的客户没有要求。”

好的,然后。

有很多东西吸引设计师Microsemi PolarFire SoC。首先,RISC-V的魅力,今天的开源硬件运动的典范。基于flash的FPGA配置,这是一个有吸引力的特性为许多嵌入式设计,因为它赋予瞬动能力。Flash内存配置也吹捧为“SEU-immune”,所以它对高可靠性的应用程序。

然而,当涉及到工具,来弥补Microsemi有很多距离。手臂生态系统相比,RISC-V支持生态系统是不成熟的。然而,RISC-V基金会执行董事里克·奥康纳预测明年很多生态系统增长在最近接受采访时RISC-V峰会。让我们希望如此。此外,缺乏桥梁设计的工具,允许简单的过渡从基于软件的任务执行微处理器硬件加速任务PolarFire SoC的FPGA将Microsemi远远落后于英特尔和Xilinx工具部门。

Microsemi运行,运行。

• 
• 
• 
• 
•