EEJournal

行业新闻
现在就订阅

SEGGER和Cadence合作为Cadence Tensilica内核添加了原生J-Link支持

德国莱茵河畔蒙海姆- 2022年10月10日

SEGGER是一家领先的软件库开发工具调试探针而且flash程序员,今天宣布本土J-Link调试探头支持Cadence Tensilica处理器IP的选择实例,一组可配置和可扩展的控制器和dsp。

在第一个实现阶段支持的Cadence Tensilica核心是Tensilica Xtensa LX7 CPU,一些Tensilica HiFi DSP (HiFi 4, HiFi 3z, HiFi 3和HiFi 1),以及Tensilica Fusion F1 DSP。所有商用SEGGER J-Link型号的最新硬件版本(J-Link基地J-Link +J-Link超+,J-Link职业)现在通过JTAG和SWD支持这些核心的高速下载和调试。

“SEGGER J-Link是市场上使用最广泛的调试探头系列,”SEGGER董事总经理Ivo Geilenbruegge说。“J-Links为嵌入式开发提供了超过15年的坚实价值。无与伦比的性能,广泛的特性集,大量受支持的cpu,以及与流行开发环境的兼容性——所有这些都使J-Link成为无可匹敌的选择。我们很高兴将Cadence Tensilica IP添加到支持的内核列表中。”

Cadence公司Tensilica Xtensa处理器IP产品营销集团总监George Wall表示:“将智能进一步推向边缘的驱动意味着越来越多的mcu和soc包含我们的Tensilica CPU和DSP IP。“新的SEGGER实现使我们能够使用J-Link GDB服务器作为Tensilica Xplorer集成开发环境(IDE)中的原生J-Link驱动程序,从而显著提高了性能。因此,客户将能够更快地调试在Tensilica内核上运行的固件。”

Cadence Tensilica核心支持已经添加到J-Link软件包,可从SEGGER网站下载。

有关J-Link的更多信息,请浏览:
https://www.segger.com/产品/ debug-probes / j-link /

关于耐火
SEGGER Microcontroller GmbH在嵌入式系统领域拥有三十年的经验,生产尖端的嵌入式系统RTOS和软件库、J-Link和J-Trace调试和跟踪探测,一行Flasher系统内程序员而且软件开发工具

SEGGER的一体化解决方案让操作系统提供实时操作系统和完整的软件库,包括通信、安全、数据压缩和存储、用户界面软件等。使用emPower OS使开发人员受益于数十年的行业经验。

SEGGER的专业嵌入式开发软件和工具设计简单,针对嵌入式系统进行优化,并通过价格合理、高质量、灵活和易于使用的工具支持整个嵌入式系统开发过程。

该公司由罗尔夫·塞格尔(Rolf Segger)于1992年创立,是一家私人控股公司,目前正在稳步增长。SEGGER还在美国波士顿地区设有办事处,在硅谷、上海和英国设有分支机构,并在大多数大洲设有分销商,使SEGGER的全系列产品遍布全球。

有关SEGGER的更多信息,请访问www.segger.com

为什么耐火?
总之,SEGGER拥有一整套针对嵌入式系统的工具,提供支持
贯穿整个开发过程,并拥有数十年的嵌入式专家经验。

此外,SEGGER软件不受开源或要求归属许可证的保护,可以集成到任何商业或专有产品中,而无需披露合并后的源代码。

最后,在一个经常动荡的行业中,SEGGER提供了稳定性,使SEGGER成为一个非常可靠的长期合作伙伴。

如需更多信息,请访问:www.segger.com

留下回复

有特色的博客
2023年2月3日
我写了第一篇文章《the Chiplet Summit》,摘自最近在圣何塞举行的Chiplet Summit,如果你还没看过,你可能应该先看看。会议的主题是:摩尔定律已死。我们只剩下包装了。正如我在最后的总结中所说的……
2023年2月2日
我们分享了对2023年高性能计算(HPC)的预测,包括边缘计算解决方案的增长以及人工智能和机器学习的兴起。文章“2023年五大高性能计算趋势”首先出现在“从硅到软件”....上
2023年1月30日
聪明地工作,而不是更努力地工作。大家不都是这么跟你说的吗?当然,这是很好的建议,... ...
2023年1月19日
你是否在调整表带或更换手表电池时遇到了问题?如果是这样,我是好消息的携带者....

有特色的视频

Synopsys 224G和112G以太网PHY IP OIF在ECOC 2022互操作

Synopsys对此

这段特色视频展示了Synopsys 224G和112G以太网PHY IP中长到达性能的四个演示,与第三方通道和serde互操作。

了解更多

特色粉笔谈话亚博里的电子竞技

更快,更可预测的多芯片设计闭合路径

Cadence设计系统

3D IC设计的挑战比标准芯片设计更大,但并非不可克服。在本集Chalk Talk中,Amel亚博里的电子竞技ia Dalton与来自Cadence Design Systems的Vinay Patwardhan聊天,讨论了3D IC设计师今天面临的各种挑战,以及Cadence的集成高容量完整性3D IC平台,其3D设计规划和实现驾驶舱,流程管理器和协同设计功能不仅可以帮助您进行下一个3D IC设计。

点击这里了解更多关于Cadence Design Systems的完整性3D-IC平台的信息

Baidu